

PCIe568X / XA / XB 数据采集卡

产品使用手册

V6.00.01



■ 关于本手册

本手册为阿尔泰科技推出的 PCIe568X/XA/XB 数据采集卡的用户手册，其中包括快速上手、功能概述、设备特性、AI 模拟量输入、AO 模拟量输出、CTR 计数器、DIO 数字量输入输出、产品保修等。

文档版本：V6.00.01

选型指南

型号	AD			DA			CTR	DIO
	分辨率	通道	采样率	分辨率	通道	采样率	通道	通道
PCIe5680	18	单端 64 路 双端 32 路	2M	16	4 路	2M	2 路	32 路
PCIe5681	18	单端 32 路 双端 16 路	2M	16	2 路	2M	1 路	16 路
PCIe5682	18	单端 64 路 双端 32 路	2M	16	0 路	2M	2 路	32 路
PCIe5683	18	单端 32 路 双端 16 路	2M	16	0 路	2M	1 路	16 路
PCIe5680A	18	单端 64 路 双端 32 路	1M	16	4 路	1M	2 路	32 路
PCIe5681A	18	单端 32 路 双端 16 路	1M	16	2 路	1M	1 路	16 路
PCIe5682A	18	单端 64 路 双端 32 路	1M	16	0 路	1M	2 路	32 路
PCIe5683A	18	单端 32 路 双端 16 路	1M	16	0 路	1M	1 路	16 路
PCIe5680B	18	单端 64 路 双端 32 路	500K	16	4 路	500K	2 路	32 路
PCIe5681B	18	单端 32 路 双端 16 路	500K	16	2 路	500K	1 路	16 路
PCIe5682B	18	单端 64 路 双端 32 路	500K	16	0 路	500K	2 路	32 路
PCIe5683B	18	单端 32 路 双端 16 路	500K	16	0 路	500K	1 路	16 路

目 录

■ 关于本手册	1
■ 选型指南	2
■ 1 快速上手	7
1.1 产品包装内容	7
1.2 安装指导	7
1.2.1 注意事项	7
1.2.2 应用软件	7
1.2.3 软件安装指导	7
1.2.4 硬件安装指导	7
1.3 设备接口定义	8
1.4 板卡使用参数	8
■ 2 功能概述	9
2.1 产品简介	9
2.2 性能描述	9
2.3 规格参数	10
2.3.1 产品概述	10
2.3.2 AI 模拟量输入	10
2.3.3 AO 模拟量输出	11
2.3.4 CTR 计数器	12
2.3.5 DIO 数字量输入输出	12
2.3.6 板卡功耗	13
2.3.7 设备配置	14
2.3.8 设备信息查询	14
■ 3 设备特性	15
3.1 板卡外形图	15
3.2 尺寸图及主要元件功能说明	16
3.3 接口定义	17
■ 4 AI 模拟量输入	22
4.1 AI 功能框图	22
4.2 AI 数据采集注意事项	22
4.2.1 使用低阻抗信号源	22

4.2.2	使用高质量电缆	23
4.2.3	选择合适的通道扫描顺序	23
4.2.4	选择合适的采样速率	23
4.3	AI 自动校准 (CAL)	23
4.4	AI 数据格式及码值换算	24
4.5	AI 信号连接	25
4.5.1	浮接信号源	26
4.5.1.1	差分模式 (DIFF)	26
4.5.1.2	无参考地单端模式 (NRSE)	28
4.5.1.3	参考地单端模式 (RSE)	28
4.5.2	接地信号源	28
4.5.2.1	差分模式 (DIFF)	29
4.5.2.2	无参考地单端模式 (NRSE)	29
4.6	AI 数据存储顺序	30
4.6.1	单通道	30
4.6.2	多通道	30
4.7	AI 内时钟与外时钟	30
4.7.1	时钟输入输出的连接	30
4.7.2	内时钟功能及时钟输出	31
4.7.3	外时钟功能及时钟输出	31
4.8	AI 采集模式	31
4.8.1	按需单点采样	31
4.8.2	有限点采样	32
4.8.3	连续采样	33
4.9	AI 触发功能	33
4.10	多卡同步的实现方法	34
5	AO 模拟量输出	35
5.1	AO 功能框图	35
5.2	AO 信号连接	35
5.3	AO 自动校准 (CAL)	35
5.4	AO 数据格式及码值换算	36
5.5	AO 数据存储顺序	36
5.5.1	单通道	36
5.5.2	多通道	36
5.6	AO 内时钟与外时钟功能	37
5.6.1	时钟输入输出的连接	37
5.6.2	内时钟功能及时钟输出	37

5.6.3	外时钟功能及时钟输出	37
5.7	AO 生成模式	38
5.7.1	按需单点生成	38
5.7.2	有限点生成	38
5.7.3	连续生成	39
5.8	AO 触发功能	40
5.9	多卡同步的实现方法	40
6	CTR 计数器	41
6.1	边沿计数	41
6.1.1	计数方向控制	41
6.1.2	边沿计数	41
6.1.3	计数重置	42
6.2	频率测量	42
6.2.1	测量低频信号	42
6.2.2	测量高频信号	42
6.2.3	测量大范围信号	43
6.3	半周期测量	43
6.4	脉冲测量	44
6.4.1	单脉冲测量	44
6.4.2	隐式缓冲脉冲测量	44
6.4.3	采样时钟缓冲脉冲测量	45
6.4.4	脉冲与半周期测量	45
6.5	脉宽测量	45
6.6	两边沿间隔测量	46
6.7	编码器	46
6.7.1	利用正交编码器测量	47
6.7.2	利用双脉冲编码器测量	47
6.7.3	利用单脉冲编码器测量	48
6.7.4	Z 索引	48
6.8	脉冲输出	48
6.8.1	单脉冲生成	48
6.8.2	具有启动触发的单脉冲生成	49
6.8.3	有限脉冲序列生成	49
6.8.4	可重触发的脉冲或脉冲序列生成	49
6.8.5	连续脉冲序列生成	50
6.9	数字滤波	50
6.10	输出事件	51

6.10.1	脉冲方式.....	51
6.10.2	反转方式.....	51
7	数字量输入输出.....	52
7.1	DI/DO 数字量输入输出功能框图.....	52
7.2	DI 数字量输入的连接方式.....	52
7.3	DO 数字量输出的连接方式.....	53
7.4	内时钟与外时钟.....	54
7.4.1	时钟输入输出的连接.....	54
7.4.2	内时钟功能及时钟输出.....	54
7.4.3	外时钟功能及时钟输出.....	54
7.5	DI 采集模式.....	55
7.5.1	按需单点采样.....	55
7.5.2	有限点采样.....	55
7.5.3	连续采样.....	56
7.6	DO 生成模式.....	56
7.6.1	按需单点生成.....	56
7.6.2	有限点生成.....	57
7.6.3	连续生成.....	57
7.7	触发功能.....	58
8	触发.....	59
8.1	触发源选择.....	59
8.1.1	触发源.....	59
8.2	触发模式.....	60
8.2.1	开始触发.....	60
8.2.2	硬件延时触发.....	60
8.2.3	暂停触发.....	61
8.2.4	重触发.....	61
9	产品保修.....	63
9.1	保修.....	63
9.2	技术支持与服务.....	63
9.3	返修注意事项.....	63

1 快速上手

本章主要介绍初次使用 PCIe568X/XA/XB 需要了解和掌握的知识，以及需要的相关准备工作，可以帮助用户熟悉 PCIe568X/XA/XB 使用流程，快速上手。

1.1 产品包装内容

打开 PCIe568X/XA/XB 板卡包装后，用户将会发现如下物品：

- PCIe568X/XA/XB 板卡一个。
- 阿尔泰科技软件光盘一张，该光盘包括如下内容：
 - 1)、本公司所有产品驱动程序，用户可在文件夹\ACTS2112\Driver\中找到产品硬件驱动程序。
 - 2)、在文件夹 \ACTS2112\App\找到软件安装包。
 - 3)、用户手册（pdf 格式电子版文档）。

1.2 安装指导

1.2.1 注意事项

- 1)、先用手触摸机箱的金属部分来移除身体所附的静电，也可使用接地腕带。
- 2)、取卡时只能握住卡的边缘或金属托架，不要触碰电子元件，防止芯片受到静电的危害。
- 3)、检查板卡上是否有明显的外部损伤如元件松动或损坏等。如果有明显损坏，请立即与销售人员联系，切勿将损坏的板卡安装至系统。

1.2.2 应用软件

用户在使用 PCIe568X/XA/XB 时，可以根据实际需要安装相关的应用开发环境，例如 Microsoft Visual Studio、NI LabVIEW 等。

1.2.3 软件安装指导

在不同操作系统下安装 PCIe568X/XA/XB 的方法一致，在本公司提供的光盘“ACTS2112\App”中含有安装程序 Setup.exe，用户双击此安装程序按界面提示即可完成安装。

1.2.4 硬件安装指导

在硬件安装前首先关闭系统电源，待插好板卡电源后开机，系统会自动弹出硬件安装向导，用户可选择系统自动安装或手动安装。

- 1)、系统自动安装按提示即可完成。
- 2)、手动安装过程如下：
 - ① 选择“从列表或指定位置安装”，单击“下一步”。
 - ② 选择“不要搜索。我要自己选择要安装的驱动程序”，单击“下一步”。
 - ③ 选择“从磁盘安装”，单击“浏览”选择 INF 文件。

注：INF 文件默认存储安装路径为 C:\ART\ACTS2112\Driver\INF\Win2K&XP&Vista 或 WIN32&WIN64；或安装光盘的 x:\ART\ACTS2112\Driver\INF\Win2K&XP&Vista 或 WIN32&WIN64。

- ④ 选择完 INF 文件后，单击“确定”、“下一步”、“完成”，即可完成手动安装。

1.3 设备接口定义

PCIe568X/XA/XB 相关接口信息可以参见本手册《[接口定义](#)》章节。

1.4 板卡使用参数

- ◆ 工作温度范围：0°C ~ 50°C
- ◆ 工作相对湿度范围：10% ~ +90%RH（无结露）
- ◆ 存储相对湿度：5% ~ +95% RH（无结露）
- ◆ 存储温度范围：-20°C ~ +70°C

2 功能概述

本章主要介绍 PCIe568X/XA/XB 的系统组成及基本特性，为用户整体了解 PCIe568X/XA/XB 的相关特性提供参考。

2.1 产品简介

PCIe568X/XA/XB 是一款多功能数据采集卡。该系列板卡提供 64/32 RSE / NRSE 通道或 32/16 通道 DIFF 模拟量输入；4/2/0 通道模拟量同步输出；8 路带缓冲数字 I/O；24/8 路可编程 I/O 及 2/1 通道多功能计数器。

PCIe568X/XA/XB 的主要应用场合为：电子产品质量检测、信号采集、过程控制、伺服控制。

2.2 性能描述




图2-2-1 PCIe568X/XA/XB系统框图

PCIe568X/XA/XB 系统框图主要由 ADC 模块、DAC 模块、数字量输入输出模块、FPGA 控制模块等组成。

ADC 模块可实现对 64 通道 RSE/NRSE 或 32 通道 DIFF 的采集。输入前端采用模拟开关进行输入通道的切换，支持按需单点采样、有限点采样和连续采样。

DAC 模块可实现 4 通道或 2 通道信号同步输出，输出量程为 $\pm 10V$ 。支持按需单点采样、有限点采样和连续采样。

数字量输入输出模块包含带缓冲数字输入输出（总共 8 路）及 PFI 复用功能控制模块（提供可配置数字量输入输出、采样时钟输入输出、数字触发或者计数器的 I/O）。



用户在切换参考时钟之后，FPGA 主控芯片的 PLL 需要一段时间才能输出稳定的时钟，在此期间 FPGA 会发生复位，因此再次启动任务前需重新初始化任务的所有参数。

2.3 规格参数

2.3.1 产品概述

表 2-3-1

产品型号	PCIe568X/XA/XB
产品系列	数据采集卡
总线类型	PCIe
操作系统	XP、Win7、Win8、Win10

2.3.2 AI 模拟量输入

表 2-3-2

型号	通道	最大采样速率	外时钟范围(Hz)
PCIe5680	单端 64 路双端 32 路	2MSps	0~2M
PCIe5681	单端 32 路双端 16 路	2MSps	0~2M
PCIe5682	单端 64 路双端 32 路	2MSps	0~2M
PCIe5683	单端 32 路双端 16 路	2MSps	0~2M
PCIe5680A	单端 64 路双端 32 路	1MSps	0~1M
PCIe5681A	单端 32 路双端 16 路	1MSps	0~1M
PCIe5682A	单端 64 路双端 32 路	1MSps	0~1M
PCIe5683A	单端 32 路双端 16 路	1MSps	0~1M
PCIe5680B	单端 64 路双端 32 路	500KSps	0~500K
PCIe5681B	单端 32 路双端 16 路	500KSps	0~500K
PCIe5682B	单端 64 路双端 32 路	500KSps	0~500K
PCIe5683B	单端 32 路双端 16 路	500KSps	0~500K

表 2-3-3

型号	AI 量程
PCIe5680/5681, PCIe5680A/5681A, PCIe5680B/5681B	±10V、±5V、±2V、±1V、±0.5V、±0.2V、±0.1V
PCIe5682/5683, PCIe5682A/5683A, PCIe5682B/5683B	±10V、±5V、±2V、±1V、±0.5V

AI 其他共同参数

表 2-3-4

分辨率	18bit
采样速率	单通道：最大采样速率（详见表 2-3-2）
	多通道：总采样速率=500KSps / 设置的采样通道总数 注：多通道切换时，总采样速率最大为 500KSps
校准方式	软件自动校准
通道扫描模式	异步循环扫描
采集模式	按需单点采样、有限点采样、连续采样

增益误差	±0.1% Max @ FSR	
偏移误差	±1LSB Max	
CMRR	85 dB	
存储器深度	16K 字（点）FIFO 存储器	
保护电压	±12V	
耦合方式	直流耦合	
触发源	软件强制触发、模拟量触发、数字量触发	
触发源输入范围	AI 首通道	当前 AI 采集量程
	APFI 模拟触发	±10V
	DTR 数字触发	标准 TTL 电平
时钟源	内时钟、外时钟	
输入阻抗	1GΩ	

2.3.3 AO 模拟量输出

表 2-3-5

型号	AO			
	分辨率	通道	单通道最大采样速率	外时钟范围
PCle5680	16	4	2MSps	0~2MHz
PCle5681	16	2	2MSps	0~2MHz
PCle5682	—	0	—	—
PCle5683	—	0	—	—
PCle5680A	16	4	1MSps	0~1MHz
PCle5681A	16	2	1MSps	0~1MHz
PCle5682A	—	0	—	—
PCle5683A	—	0	—	—
PCle5680B	16	4	500KSps	0~500KHz
PCle5681B	16	2	500KSps	0~500KHz
PCle5682B	—	0	—	—
PCle5683B	—	0	—	—

AO 其他共同参数

表 2-3-6

分辨率	16bit
采样范围	±10V
驱动能力	5mA
存储器深度	16K 字（点）FIFO 存储器
校准方式	软件自动校准
通道输出模式	同步输出
生成模式	单点（按需）采样、有限点采样、连续采样
增益误差	±0.1% Max @ FSR
偏移误差	±1LSB Max

触发源	软件强制触发、DTR 数字触发	
触发方向	下降沿触发、上升沿触发、变化触发	
触发源输入范围	DTR 输入范围	标准 TTL 电平
时钟源	内时钟、外时钟	
压摆率	20V/us	
输出阻抗	0.2 Ω	

2.3.4 CTR 计数器

表 2-3-7

产品型号	PCIe5680 \ 5682 (A/B)	PCIe5681 \ 5683 (A/B)
通道数	2	1

计数器其他共同参数

表 2-3-8

计数器位数	32 位	
计数器功能	CI: 边沿计数、频率测量、周期测量、半周期测量、脉宽测量、双边沿间隔测量、线性位置测量、角度位置测量	
	CO: 脉冲输出	
计数器源	PFI0~PFI7	
最大输入频率	5MHz	
最小电平脉宽	100nS	
电气标准	TTL 电平	
采样方式	CI	按需单点采样、有限点采样、连续采样
	CO	按需单点采样、有限点采样、连续采样
存储器深度	CI	2K 双字 (点) FIFO 存储器
	CO	—

2.3.5 DIO 数字量输入输出

表 2-3-9

产品型号	PCIe5680 \ 5682 (A/B)	PCIe5681 \ 5683 (A/B)
PFI 通道数	24	8
	PFI<0..7>/P1	PFI<0..7>/P1
	PFI<8..15>/P2 PFI<16..23>/P3	

DIO 其他共同参数

表 2-3-10

通道数	8 路支持带缓存 DIO (P0.<0..7>)
电气标准	TTL 兼容
配置方式	程控 I/O 方向与状态

输入逻辑电平	高电平	最大电压	5V
		最小电压	3V
	低电平	最大电压	0.8V
		最小电压	0V
Source 电流输出 逻辑电平	高电平	最大电压	5.1V @<1mA
		最小电压	4.6V @20mA
	低电平	最大电压	0.1V
		最小电压	0V
Sink 电流输出 逻辑电平	高电平	最大电压	5.1V
		最小电压	4.9V
	低电平	最大电压	0.5V @25mA
		最小电压	0V @<1mA
最大输入范围	0V~5V		
存储器深度	2K 字节（点）FIFO 存储器		
输入/输出速率	10MHz		
下拉电阻	10KΩ		
外时钟范围	0~5MHz		
单通道最大驱动能力	-20mA @Source 电流 25mA @Sink 电流		
过压保护	0V~5V		
采样方式	按需单点采样、有限点采样、连续采样		



数字量输入输出 Port1、Port2、Port3 不支持有限点采样、连续采样方式。



①设备未上电时，请勿连接超过 3.3V 的外部电压至 DIO 通道，以及正常工作时勿长时间超出工作范围，以免损害设备的长期可靠性。

②为降低板卡功耗，建议 DO 使用 Sink 方式。

2.3.6 板卡功耗

表 2-3-11

电压 (V)	典型值 (mA)	最大值 (mA)
+12	300	900 (所有数字端口以 Source 方式输出最大电流)
+3.3	140	200

2.3.7 设备配置

表 2-3-12

上电状态	数字量配置	状态及方向
ID 号配置	物理 ID 及用户 PID	

2.3.8 设备信息查询

表 2-3-13

用户信息	物理 ID
	用户 PID
厂商编号	产品序列号
	其它

3 设备特性

本章主要介绍 PCIe568X/XA/XB 相关的设备特性，主要包括板卡外形图、主要元件功能说明、接口定义，为用户在使用 PCIe568X/XA/XB 过程中提供相关参考。

3.1 板卡外形图




图 3-1-1 板卡正面图

3.2 尺寸图及主要元件功能说明




图 3-2-1 板卡尺寸图

J1: 模拟、数字信号输入输出连接器

3.3 接口定义

PCIe5680/5680A/5680B

CN1B			CN1A				
A115	68	34	A10	A142	1	35	A148
A17	67	33	A18	A134	2	36	A156
A114	66	32	A11	A141	3	37	A149
A16	65	31	A19	A133	4	38	A157
A1GND	64	30	A1GND	A1GND	5	39	A1GND
A113	63	29	A12	A140	6	40	A150
A15	62	28	A110	A132	7	41	A158
A112	61	27	A13	A143	8	42	A151
A14	60	26	A111	A135	9	43	A159
A1GND	59	25	A1GND	A1GND	10	44	A1GND
A131	58	24	A116	A147	11	45	A152
A123	57	23	A124	A139	12	46	A160
A130	56	22	A117	A146	13	47	A153
A122	55	21	A125	A138	14	48	A161
A1GND	54	20	A1GND	A1GND	15	49	A1GND
A129	53	19	A118	A145	16	50	A154
A121	52	18	A126	A137	17	51	A162
A128	51	17	A119	A144	18	52	A155
A120	50	16	A127	A136	19	53	A163
APFI	49	15	A1GND	A1GND	20	54	A1GND
A1SE	48	14	A1GND	AOGND	21	55	A02
AOGND	47	13	A01	NC	22	56	NC
AOGND	46	12	A00	NC	23	57	NC
NC	45	11	NC	AOGND	24	58	A03
PF17/P1.7	44	10	P0.0	DGND	25	59	DGND
PF16/P1.6	43	9	P0.1	PF15/P2.7	26	60	PF18/P2.0
PF15/P1.5	42	8	P0.2	PF14/P2.6	27	61	PF19/P2.1
PF14/P1.4	41	7	P0.3	PF13/P2.5	28	62	PF110/P2.2
DGND	40	6	DGND	PF12/P2.4	29	63	PF111/P2.3
PF13/P1.3	39	5	P0.4	DGND	30	64	DGND
PF12/P1.2	38	4	P0.5	PF123/P3.7	31	65	PF116/P3.0
PF11/P1.1	37	3	P0.6	PF122/P3.6	32	66	PF117/P3.1
PF10/P1.0	36	2	P0.7	PF121/P3.5	33	67	PF118/P3.2
DGND	35	1	DGND	PF120/P3.4	34	68	PF119/P3.3

PCIe5682/5682A/5682B

CN1B			CN1A				
A115	68	34	A10	A142	1	35	A148
A17	67	33	A18	A134	2	36	A156
A114	66	32	A11	A141	3	37	A149
A16	65	31	A19	A133	4	38	A157
A1GND	64	30	A1GND	A1GND	5	39	A1GND
A113	63	29	A12	A140	6	40	A150
A15	62	28	A110	A132	7	41	A158
A112	61	27	A13	A143	8	42	A151
A14	60	26	A111	A135	9	43	A159
A1GND	59	25	A1GND	A1GND	10	44	A1GND
A131	58	24	A116	A147	11	45	A152
A123	57	23	A124	A139	12	46	A160
A130	56	22	A117	A146	13	47	A153
A122	55	21	A125	A138	14	48	A161
A1GND	54	20	A1GND	A1GND	15	49	A1GND
A129	53	19	A118	A145	16	50	A154
A121	52	18	A126	A137	17	51	A162
A128	51	17	A119	A144	18	52	A155
A120	50	16	A127	A136	19	53	A163
APF1	49	15	A1GND	A1GND	20	54	A1GND
A1SE	48	14	A1GND	NC	21	55	NC
NC	47	13	NC	NC	22	56	NC
NC	46	12	NC	NC	23	57	NC
NC	45	11	NC	NC	24	58	NC
PF17/P1.7	44	10	P0.0	DGND	25	59	DGND
PF16/P1.6	43	9	P0.1	PF15/P2.7	26	60	PF18/P2.0
PF15/P1.5	42	8	P0.2	PF14/P2.6	27	61	PF19/P2.1
PF14/P1.4	41	7	P0.3	PF13/P2.5	28	62	PF110/P2.2
DGND	40	6	DGND	PF12/P2.4	29	63	PF111/P2.3
PF13/P1.3	39	5	P0.4	DGND	30	64	DGND
PF12/P1.2	38	4	P0.5	PF123/P3.7	31	65	PF116/P3.0
PF11/P1.1	37	3	P0.6	PF122/P3.6	32	66	PF117/P3.1
PF10/P1.0	36	2	P0.7	PF121/P3.5	33	67	PF118/P3.2
DGND	35	1	DGND	PF120/P3.4	34	68	PF119/P3.3

PCIe5681/5681A/5681B

CN1B

A115	68	34	A10
A17	67	33	A18
A114	66	32	A11
A16	65	31	A19
AIGND	64	30	AIGND
A113	63	29	A12
A15	62	28	A110
A112	61	27	A13
A14	60	26	A111
AIGND	59	25	AIGND
A131	58	24	A116
A123	57	23	A124
A130	56	22	A117
A122	55	21	A125
AIGND	54	20	AIGND
A129	53	19	A118
A121	52	18	A126
A128	51	17	A119
A120	50	16	A127
APF1	49	15	AIGND
AISE	48	14	AIGND
AOGND	47	13	A01
AOGND	46	12	A00
NC	45	11	NC
PF17/P1.7	44	10	P0.0
PF16/P1.6	43	9	P0.1
PF15/P1.5	42	8	P0.2
PF14/P1.4	41	7	P0.3
DGND	40	6	DGND
PF13/P1.3	39	5	P0.4
PF12/P1.2	38	4	P0.5
PF11/P1.1	37	3	P0.6
PF10/P1.0	36	2	P0.7
DGND	35	1	DGND

PCIe5683/5683A/5683B

CN1B

A115	68	34	A10
A17	67	33	A18
A114	66	32	A11
A16	65	31	A19
AIGND	64	30	AIGND
A113	63	29	A12
A15	62	28	A110
A112	61	27	A13
A14	60	26	A111
AIGND	59	25	AIGND
A131	58	24	A116
A123	57	23	A124
A130	56	22	A117
A122	55	21	A125
AIGND	54	20	AIGND
A129	53	19	A118
A121	52	18	A126
A128	51	17	A119
A120	50	16	A127
APF1	49	15	AIGND
AISE	48	14	AIGND
NC	47	13	NC
NC	46	12	NC
NC	45	11	NC
PF17/P1.7	44	10	P0.0
PF16/P1.6	43	9	P0.1
PF15/P1.5	42	8	P0.2
PF14/P1.4	41	7	P0.3
DGND	40	6	DGND
PF13/P1.3	39	5	P0.4
PF12/P1.2	38	4	P0.5
PF11/P1.1	37	3	P0.6
PF10/P1.0	36	2	P0.7
DGND	35	1	DGND

图 3-3-1 连接器引脚定义

表 3-3-1: 管脚功能概述

信号名称	管脚特性	管脚功能概述		参考地		
AI0~AI63	Input	单端模式	AD模拟量输入端		AIGND	
		差分模式	AI0~AI7: 差分输入信号正端 AI8~AI15: 差分输入信号负端			
			AI16~A23: 差分输入信号正端 AI24~AI31: 差分输入信号负端			
			AI32~AI39: 差分输入信号正端 AI40~AI47: 差分输入信号负端			
		AI48~AI55: 差分输入信号正端 AI56~AI63: 差分输入信号负端				
AISE	Input	NRSE模式, 所有模拟输入信号参考接线端		AIGND		
APFI	Input	模拟外触发信号输入		AIGND		
AO0~AO3	Output	DA模拟量输出端		AOGND		
P0.<0..7>	Input/ Output	可配置为静态数字量输入/输出, 或带缓存数字波形采集/生成方式		DGND		
PFI<0..7>/ P1.<0..7>	Input/ Output	P1.<0..7>	静态数字量输入/输出		DGND	
			时 序 输 入 / 输 出 信 号	外时钟输入/输出		
				外部数字触发信号输入/ 输出		
		计数器 输入 控制 / 输 出 信 号	CNT0	PFI0: A / SRC PFI1: B / GATE PFI2: Z / AUX PFI3: OUT		
CNT1	PFI4: A / SRC PFI5: B / GATE PFI6: Z / AUX PFI7: OUT					
PFI<8..15>/ P2.<0..7>	Input/ Output	P2.<0..7>	数字量输入/输出		DGND	
		PFI<8..15>	时 序 输 入 / 输 出 信 号	外时钟输入/输出		
				外部数字触发信号输入/ 输出		
PFI<16..23>/ P3.<0..7>	Input/ Output	P3.<0..7>	数字量输入/输出		DGND	
		PFI<16..23 >	时 序 输 入 / 输 出 信 号	外时钟输入/输出		
				外部数字触发信号输入/ 输出		
DGND	GND	数字信号地		DGND		

AIGND	GND	模拟输入信号地	
AOGND	GND	模拟输出信号地	

注：AO 输出应以 AOGND 为参考地，若以 AIGND 为参考地会影响 AI 采样精度。

表 3-3-2：计数器各功能引脚分配

边沿计数	SRC	边沿计数的源输入输入引脚
	AUX	计数方向外部控制输入引脚
脉宽测量	GATE	被测信号输入引脚
周期测量	GATE	被测信号输入引脚
频率测量	GATE	被测信号输入引脚
半周期测量	GATE	被测信号输入引脚
双边沿间隔	SRC	第一个有效边沿输入引脚
	GATE	第二个有效边沿输入引脚
编码器测量（线性位置测量和角度位置测量）	A	编码器通道 A 输入引脚
	B	编码器通道 B 输入引脚
	Z	编码器通道 Z 输入引脚
脉冲输出	OUT	脉冲输出引脚

4 AI 模拟量输入

本章主要介绍 PCIe568X/XA/XB AI 模拟量输入的相关性质，主要包括 AI 模拟量输入功能框图、AI 校准、信号连接、AI 采集、AI 触发等，为用户在使用 PCIe568X/XA/XB 过程中提供相关参考。

4.1 AI 功能框图

PCIe568X/XA/XB 的模拟输入部分主要由连接器、输入通道选择、程控放大器、低通滤波器、模数转换、AI 缓存、触发等功能模块组成。




图 4-1-1 AI 功能框图

连接器：输入端口，实现相关模拟输入信号的接入。

通道选择：模拟输入通道通过通道选择模块实现对外部模拟信号的接地方式。

程控放大器：模拟输入信号需经程控放大模块进行放大或衰减，以确保模数转换的最高精度。

低通滤波器：可有效降低高频噪声并减少频率混叠。

模数转换器：将输入的模拟电压信号转换为数字信号的 ADC。

AI 缓存：FIFO 数据缓存器，确保模拟输入信号在采集过程中没有数据丢失。PCIe568X/XA/XB 可存储 16K 采样点。

触发方式：PCIe568X/XA/XB 支持软件强制触发、开始触发、暂停触发。

4.2 AI 数据采集注意事项

PCIe568X/XA/XB 可以高速扫描模拟输入通道，实现高精度采集。但使用过程中会有一些因素增加系统的建立时间，降低系统测量的准确性。建立时间是指输入信号经 ADC 采样之前，程控放大器将输入信号放大至合适的量程范围内所需要的时间。

用户需注意以下几点，以确保高精度采集的实现。

4.2.1 使用低阻抗信号源

使用低阻抗信号源，可以缩短程控放大器建立时间，提高系统精确度，建议用户使用阻抗小于 $1\text{K}\Omega$ 的信号源。

有一种现象称为电荷注入效应，当扫描高阻抗信号导致建立时间增加。当只使用一个通道时，比如通道 0，所以多路复用只选择了一路，多路复用开关的电容会积累电荷。如果使用下一个通道，比如通道 1 被选择，这些积累的电荷会流入通道 1。如果信号源与通道 1 之间的输出阻抗足够高，通道 1 读取的结果会受到通道 0 一定的影响。这种效应被称为重影。所以，在被扫描的通道阵列中，对于悬空未使用的通道，建议将其通道接地，以减小重影的现象。

如果用户的信号源为高阻抗信号源，可通过降低采样率或使用一个外部电压跟随（如图 4-2-1）

来缩短系统的建立时间，使精确度得以提高。




图 4-2-1 输入电压跟随框图

4.2.2 使用高质量电缆

使用高质量电缆可以最大限度地提高精确度，减小串扰、传输线效应和噪声等几个方面的影响。建议用户使用具有良好屏蔽效果的电缆。

4.2.3 选择合适的通道扫描顺序

避免大量程到小量程的切换，通道从一个大范围量程的通道切换到小范围量程的通道会增加建立时间。

假设一个 8 V 信号连接到通道 0 并且一个 80 mV 信号连接到通道 1。通道 0 的输入范围 $\pm 10V$ ，通道 1 的输入范围是 $\pm 2.5V$ 。当多路复用开关是从 0 到 1 扫描时，采样的误差就会很大。但是，从小量程到大量程，则增益放大器不需要多余的建立时间。

在扫描顺序上要规避开大小信号。例如：通道 0 为 8V，通道 1 为 80mV，可以在通道 2 接地，扫描的顺序为 0, 2, 1。这样就会提高增益放大器的建立时间。

用户还可以将采集电压相近的通道放在一起顺序扫描。例如：0, 2, 4 的信号在 3V~5V 之间，1, 3, 5 的信号在 -2V~0V 之间，用户就可将扫描的顺序设置为 0, 2, 4, 1, 3, 5。

4.2.4 选择合适的采样速率

在低速采集系统中，程控放大器可通过降低采样速率来增加精度。在高速采集系统中，使用求均值的方式，采样结果会更加精确。用户需根据实际需求选择合适的采样速率。

扫描方式的不同导致建立时间过长。比如，每个通道采样 100 个点，通道 0 采样一个点，然后通道 1 采样一个点，以此类推，此方式适用于各通道连续采样，信号可实时回读；或者是通道 0 采样 100 个点，然后通道 1 采样 100 个点，第二种方式会减小更多多路复用开关的信号建立时间，但是实时性较低，两种方式由用户的具体使用来选择。

4.3 AI 自动校准 (CAL)

PCIe568X/XA/XB 模拟量输入校准方式为 AI 软件自动校准。AI 软件自动校准能在不使用任何外部信号、参考电压或测量设备的情况下，通过 AI 校准软件就能测量并校准偏移误差和增益误差。

产品出厂时已经校准，校准常量被保存在固定的存储区域。

由于误差会随着时间和温度变化，建议用户在需要时重新校准。



①AI 校准时，必须停止当前的所有采样任务方可进行。

②在 AI 校准开始前，请至少将采集卡预热 15 分钟，且自动校准时，采集卡不要连接任何外部信号，即直接将连接到板卡接口的信号线拔下即可。

4.4 AI 数据格式及码值换算

PCIe568X/XA/XB 的数据以浮点形式显示。



用户若将超出最大模拟输入电压范围的信号连接至板卡会造成数据采集失真甚至设备损坏，由此造成的损坏本公司不承担任何责任。

表 4-4-1: AI 模拟量输入的数据格式

输入电压值	单位 (V)	单位 (V)	单位 (V)	单位 (V)	单位 (V)	单位 (V)	单位 (V)
量程	±10	±5	±2	±1	±0.5	±0.2	±0.1
正满度	10.00000	5.00000	2.00000	1.00000	0.50000	0.20000	0.10000
中间值 (零点)	0.00000	0.00000	0.00000	0.00000	0.00000	0.00000	0.00000
负满度	-10.00000	-5.00000	-2.00000	-1.00000	-0.50000	-0.20000	-0.10000

AI 采集的结果主要调用 `AI_ReadAnalog()` 函数以电压双精度浮点数的形式返回给用户。

如果用户调用 `AI_ReadBinary()` 函数以二进制原码形式返回的采样结果，可以有两种方法转换为实际电压值：

方法一、根据采样量程挡位 `nSampleRange` 调用 `AI_ScaleBinToVolt()` 函数进行二进制原码到电压值的隐式转换。

方法二、根据采样量程挡位 `nSampleRange` 调用 `AI_GetRangeInfo()` 函数获得换算系数后进行每个二进制原码到电压值的显式转换。换算公式：

$$fVolt = (nBinary[n] - RangeInfo.fOffsetCode) * RangeInfo.fCodeWidth;$$

或：

$$fVolt = nBinary[n] * RangeInfo.fCodeWidth - RangeInfo.fOffsetVolt;$$



为了简化用户设计，建议使用 `AI_ReadAnalog()` 函数直接读取电压值，省去电压换算环节。

4.5 AI 信号连接

信号源分为：浮接信号源、接地信号源

信号的接线方式分为：差分(DIFF)、无参考地单端(NRSE)、参考地单端(RSE)。

表 4-5-1：模拟量输入信号连接概述

模拟信号 接地连接方式	浮接信号源	接地信号源
	<p>含义：浮接信号源是指没有与建筑物的接地系统连接，但是有一个隔离参考点的信号源。</p> <ul style="list-style-type: none"> ◆ 变压器、热电偶； ◆ 电池设备； ◆ 拥有隔离输出的仪器或者设备 	<p>含义：接地信号源是指与地系统连接的信号源，即它本身内部地和建筑物的接地系统是连接的。</p> <ul style="list-style-type: none"> ◆ 接入建筑供电系统的仪器和设备的非隔离输出
差分模式 (DIFF)		
无参考地 单端模式 (NRSE)		
参考地 单端模式 (RSE)		<p>不推荐使用</p>

4.5.1 浮接信号源

浮接信号源是指没有与建筑物的接地系统连接，但是有一个隔离参考点的信号源。拥有隔离输出的仪器或者设备就是一个浮接信号源。常见的浮接信号源有变压器、热电偶、电池供电设备、隔离放大器的输出、光耦隔离器等。



用户在测量浮接信号源时，请务必将信号源的负端连接至 AIGND（直接或经过偏置电阻连接），否则，信号源可能会浮动到采集卡的最大工作电压范围之外，甚至损坏测试设备。

4.5.1.1 差分模式（DIFF）

(1) 适用场合

当输入通道满足以下任何条件时，推荐使用差分模式连接：

- 输入信号电平较低（ $<1V$ ）
- 连接信号与设备间的导线长度 $>3m$
- 输入信号需要一个隔离（单独）的地参考点或返回信号
- 信号导线通过的环境较嘈杂
- 模拟输入通道（AI+、AI-）都是有效信号

差分连接方式可有效降低噪声干扰和增强共模噪声抑制。

(2) 连接方式

直接连接

对于内阻小于 100Ω 的直流耦合浮接信号源，推荐使用直接连接方式。即将信号源的正端直接连接至 AI+，将信号源的负端直接连接至 AI-和 AI GND，如图 4-5-1 所示。




图 4-5-1 浮接信号源差分（DIFF）连接 -- 直接连接

单个偏置电阻连接

对于内阻较大的浮接信号源，推荐使用单个电阻连接方式。即将信号源的正端直接连接至 AI+，将信号源的负端直接连接至 AI-，且需将信号源的负端通过偏置电阻 R 连接至 AI GND，其中电阻 R 为信号源内阻的 100 倍，如图 4-5-2 所示。

当浮接信号源的内阻较大时，会使大部分静电噪声耦合到正极（由于负极和地连接），造成信号的严重失衡。在这种情况下，使用单个电阻连接方式，偏置电阻会使信号路径接近平衡，两端耦合等量的噪声，这样可更好地抑制静电耦合噪声。




图 4-5-2 浮接信号源差分 (DIFF)连接 -- 单个偏置电阻连接

平衡偏置电阻连接

对于内阻较大的浮接信号源，也可以通过平衡偏置电阻的连接方式平衡信号路径。即在信号源正端与 AI GND 间增加同样阻值大小的偏置电阻 R ，如图 4-5-3 所示。

在这种情况下，使用平衡偏置电阻连接相比单个偏置电阻连接可提供略好的噪声抑制，但会降低信号源的带载能力并引入增益误差。例如，源阻抗是 2K 欧姆，这两个电阻分别是 100K 欧姆，因此负载电阻为 200K 欧姆并产生-1%的增益差。




图 4-5-3 浮接信号源差分 (DIFF)连接 -- 平衡偏置电阻连接

交流耦合信号源连接

对于交流耦合（电容耦合）的浮接信号源，若信号源内阻较小，可以选择一个阻值范围在 $100k\Omega\sim 1M\Omega$ 的偏置电阻，并将电阻两端分别连接至信号源正端及 AI GND，同时将信号源负端连接至 AI GND。选择阻值范围在 $100k\Omega\sim 1M\Omega$ 的偏置电阻，即不会影响到带载能力，也不能因为输入偏置电流而产生明显的输入偏置电压。如果信号源的输出阻抗较大，可以选用上述平衡偏置电阻连接的方式，如图 4-5-4 所示，此种连接方式同样会降低信号源的带载能力并引入增益误差。




图 4-5-4 浮接信号源差分 (DIFF)连接 -- 交流耦合信号源平衡偏置电阻连接

4.5.1.2 无参考地单端模式（NRSE）

(1) 适用场合

当输入通道满足以下任何条件时，推荐使用无参考地单端模式连接：

- 输入信号电平较高（>1V）
- 连接信号与设备间的导线长度<3m
- 输入信号与其它信号共用一个参考点

该连接方式相比差分模式会在待测信号中引入更多电磁噪声。

(2) 连接方式

浮接信号源无参考地单端模式连接方式与浮接信号源差分模式相似，只需用 AI_SENSE 替代原图中的 AI-即可，其中关于偏置电阻 R 的取值与浮接信号源差分模式相同。

4.5.1.3 参考地单端模式（RSE）

(1) 适用场合

当输入通道满足以下任何条件时，推荐使用参考地单端模式连接：

- 输入信号能够共享一个公共参考点，AI GND，其他信号用 RSE
- 输入信号电平较高（>1V）
- 连接信号与设备间的导线长度<3m

对于任何输入信号不符合上述条件的，差分输入连接具有更高的信号完整性。

(2) 连接方式




图 4-5-5 浮接信号源的参考地单端（RSE）连接

4.5.2 接地信号源

接地信号源是指与地系统连接的信号源，即它本身内部地和建筑物的接地系统是连接的。

假定测量设备与信号源接入到同一个供电系统的条件下，信号源已经连接到与设备相关的公共接地点。则接入建筑供电系统的仪器和设备的非隔离输出都属于接地信号源。

①通常两个独立接地信号源的接地具有不同的电势差。连接至建筑物接地的仪器的接地电势差为 10 mV 至 200 mV。如电源线路连接不当，可导致该电势差增大。



②用户在测量接地信号源时，不推荐使用参考地单端模式连接相关待测信号，可以选用差分或无参考地单端的连接模式。



模拟输入信号需控制在正常量程范围内，否则会对设备造成损坏。由此造成的损失本公司不承担任何责任。

4.5.2.1 差分模式 (DIFF)

(1) 适用场合

当通道满足以下任何条件时，推荐使用差分模式 (DIFF) 连接：

- 输入信号电平较低 ($<1V$)
- 连接信号与设备间的导线长度 $>3m$
- 信号导线通过的环境较嘈杂
- 有两路有效的模拟输入通道 (AI+、AI-)

该连接方式可有效降低噪声干扰并增强共模噪声抑制。

(2) 连接方式

连接方式如下图 4-5-6 所示，图中 V_{cm} 为共模噪声和信号源地与设备地间的接地环路电势差，差分连接方式可有效抑制存在的共模噪声及接地电势差。




图 4-5-6 接地信号源的差分 (DIFF) 连接

4.5.2.2 无参考地单端模式 (NRSE)

(1) 适用场合

当通道满足以下任何条件时，推荐使用无参考地单端模式连接：

- 输入信号电平较高 ($>1V$)
- 连接信号与设备间的导线长度 $<3m$
- 输入信号与其它信号共用一个参考点

无参考地单端模式相比差分模式会在待测信号中引入更多电磁噪声。

(2) 连接方式

对于接地信号源单端信号的测量，必须采用无参考地单端模式 (NRSE) 连接，以避免接地环路电势差叠加至待测信号，引入测量误差。如图 4-5-7 所示，图中 V_{cm} 为共模噪声及信号源地与设备地间的接地环路电势差。




图 4-5-7 接地信号源的无参考地单端（NRSE）连接

4.6 AI 数据存储顺序

PCIe568X/XA/XB 提供通道循环扫描的数据采集方式。

4.6.1 单通道

当采样通道总数量（nSampChanCount）等于 1 时，通道组内只有一个通道配置信息，即为单通道采集。

4.6.2 多通道

当采样通道总数量大于 1 时，通道组内有多个通道配置信息，则为多通道采集。

如果用户使能 2、0、1 通道，则数据排列方式：

- 通道 2 数据 0、通道 0 数据 0、通道 1 数据 0
- 通道 2 数据 1、通道 0 数据 1、通道 1 数据 1
- 通道 2 数据 2、通道 0 数据 2、通道 1 数据 2

.....

4.7 AI 内时钟与外时钟

4.7.1 时钟输入输出的连接




图 4-7-1 时钟输入输出的连接



当 AI 时钟与 AO 时钟同时输出时，默认为 AI 时钟输出。

4.7.2 内时钟功能及时钟输出

内时钟功能是根据用户指定的分频数将板载时钟振荡器经板载逻辑控制电路分频后产生的时钟信号去定时触发 AI 进行转换。采样时钟由参数 `AIParam.fSampleRate` 指定。

例如当采集通道顺序为 2, 0, 1, 内时钟的采集时序如图 4-7-2。




图 4-7-2 内时钟时序图

4.7.3 外时钟功能及时钟输出

外时钟功能是指使用板外时钟信号来定时触发 AI 进行转换。

该时钟信号通过板外时钟输入管脚 `PFIx` 接入。板外时钟信号可以是另外一块板卡的时钟输出，也可以是其他设备如时钟频率发生器等。

例如当采集通道顺序为 2, 0, 1, 外时钟的采集时序如图 4-7-3。




图 4-7-3 外时钟时序图

4.8 AI 采集模式

该采集卡的 AI 采集模式有按需单点采样、有限点采样、连续采样。

4.8.1 按需单点采样

按需单点采样可简单、方便的实现各通道单个点的采样，如图 4-8-1 所示。

按需单点采样功能是指用户根据需求，随时可以获取各个通道一个采样点的功能。该功能主要针对简单采样或采样实时性要求较高、数据量很少且采样时间不确定的应用中。采集实时性比较高，可方便的用于 PID, PLC 等实时的快速伺服闭环控制系统等场合。用户在每发出单点的读命令 (`AI_ReadAnalog()`或 `AI_ReadBinary()`)后，设备快速的完成一次采集，各通道采集一个点，之后通过 PCIe 总线将采集的 AI 数据迅速的传给 PC 机。




图4-8-1 按需单点采集

在按需单点采样模式下，AI 启动并被触发后，以 AI 最大采样频率作为转换时钟，按照预设的通道 AI2、AI0、AI1 顺序扫描采集，每通道各采集一个点，数据采集完成后将其传输到 PC 机完成一次单点采样。



- ① 在按需单点采样下，AI 转换频率受控于 AI 最大采样频率，而 AI 的采样速率则受制于用户的单点读命令。
- ② 在按需单点采样下，时钟输出 CLKOUT 无效。

4.8.2 有限点采样

有限点采样功能是指 AI 在采样过程中，以设置的采样速率扫描各采集通道，采集过程中不停顿，每通道各采集预设采样长度（AIParm.nSampsPerChan）后自动停止采集的方式。

有限点采样用在已知采样总点数或采样总时间的采样任务中，尤其是用在带有触发的采样任务中。例如：需要在触发信号开始之后采集 2 秒钟长度的数据，使用有限点采样方式可以很方便的实现此需求。使用时，需要指定每通道的采样长度，或将需要采集的时间根据采样速率转换为每通道的采样长度，比如当每个通道需采集 N 个数据（nSampsPerChan = N），采样方式如图 4-8-2 和图 4-8-3 所示。




图 4-8-2 内时钟有限点采样




图4-8-3 外时钟有限点采样

在有限点采样模式下，AI 启动后等待触发事件，被触发后，以预设的内时钟（图 4-8-2）或外时钟（图 4-8-3）作为 AI 采样时钟，按照预设的通道 AI2、AI0、AI1 顺序扫描采集，每通道各采集 N 个数据完成后，数据通过 PCIe 总线传输到 PC 机，至此完成一次有限点采集。若再次启动 AI 采集，等待触发事件，重复上述动作直至停止采集。



- ① 在内时钟有限点采样模式下，AI 转换频率为设置的内时钟频率（由参数 fSampleRate 指定）。
- ② 在外时钟有限点采样模式下，AI 转换频率为外时钟频率，其频率不能大于 AI 的最大采样频率。

4.8.3 连续采样

连续采样功能是指 AI 在采样过程中每相邻两个采样点的时间相等，采集过程中不停顿，连续不间断的采集数据，直到用户主动停止采集任务。采样方式如图 4-8-4 和图 4-8-5 所示。




图4-8-4 内时钟连续采样




图4-8-5 外时钟连续采样

在连续采样模式下，AI 启动并开始触发后，以预设的内时钟（图 4-8-4）或外时钟（图 4-8-5）作为 AI 采样时钟，按照预设的通道 AI2、AI0、AI1 顺序扫描采集，采集完成后，继续扫描采集 AI2、AI0、AI1，以此循环直到用户停止 AI 采集。



- ① 在内时钟连续采样模式下，AI 的采样速率由参数 fSampleRate 指定。
- ② 在外时钟连续采样模式下，AI 的采样速率为外时钟输入频率，其频率不能大于 AI 的最大采样频率。

4.9 AI 触发功能

AI 包含三种不同的触发模式：开始触发、硬件延时触发、暂停触发。具体的触发模式请参考《触发》章节中《触发模式》的说明。

AI 采样支持模拟触发、数字触发两种触发类型，所以触发信号的来源既可以来自模拟触发器，

也可以使用数字触发器。具体的触发类型请参考《触发》章节中《触发类型》的说明。

4.10 多卡同步的实现方法

PCIe568X/XA/XB多卡同步可以有三种方案。第一：采用主从卡级联；第二：采用共同的外触发；第三：采用共同的外时钟。

采用主从卡级联时，置主卡为内时钟源模式，从卡为外时钟源模式，按图 4-10-1 连接主从卡。先启动所有从卡，由于主卡没有被启动，此时主卡没有输出时钟信号，所以从卡进入等待状态，直到主卡被启动时所有板卡才开始同时动作。这种连接方式实现了多卡同步采样的功能。




图 4-10-1 主从卡级联同步采集的连接方式

采用共同的外触发时，使能外部数字触发或通道模拟触发，置所有板卡的所有配置参数应保持一致。连接好被采信号，若为外部数字触发，则所有板卡从 PFIx 管脚接入同一个触发信号；若为通道模拟触发，则所有板卡从 AI 首通道接入同一个触发信号，并设置触发电平。按图 4-10-2 连接，启动所有板卡，此时采集卡并不采集，进入等待状态，直到触发信号满足条件时所有板卡才开始同时动作。这种连接方式实现了多卡同步采样的功能，但是每块板卡的板载晶振实际输出频率会有微小的差别，导致板卡间的偏差会随着采集时间的延长逐渐增大。




图 4-10-2 外触发同步采集的连接方式

采用共同的外时钟时，置时钟源为外部时钟源，且所有板卡的所有配置参数应保持一致。按图 4-10-3 连接好被采信号，启动所有板卡，此时采集卡并不采集，进入等待状态，直到外部时钟信号接入时所有板卡才开始同时动作。这种连接方式实现了多卡同步采样的功能。




图4-10-3 外时钟同步采集的连接方式

5 AO 模拟量输出

本章主要介绍 PCIe568X/XA/XB AO 模拟量输出的相关性质，主要包括 AO 模拟量输出功能框图、AO 信号连接、AO 校准、AO 触发等，为用户在使用 PCIe568X/XA/XB 过程中提供相关参考。

5.1 AO 功能框图

PCIe568X/XA/XB 的模拟输出部分主要由放大器、数模转换模块、AO 控制逻辑等组成。




图 5-1-1 AO 功能框图

5.2 AO 信号连接




图5-2-1 AO模拟量输出连接

5.3 AO 自动校准 (CAL)

PCIe568X/XA/XB 模拟量输入校准方式为 AO 软件自动校准。AO 软件自动校准能在不使用任何外部信号、参考电压或测量设备的情况下，通过 AO 校准软件就能测量并校准偏移误差和增益误差。产品出厂时已经校准，校准常量被保存在固定的存储区域。

由于误差会随着时间和温度变化，建议用户需要在需要时重新校准。



在 AO 校准开始前，请至少将采集卡预热 15 分钟，且自动校准时，采集卡不要连接任何外部信号，即直接将连接到板卡接口的信号线拔下即可。

5.4 AO 数据格式及码值换算

PCIe568X/XA/XB 的 AO 模拟量输出量程为±10V。

表 5-4-1: AO 双极性模拟量输出的数据格式

输出	单位 (V)
正满度	10.00000
中间值 (零点)	0
负满度	-10.00000

AO 生成的模拟数据主要直接调用 AI_WriteAnalog() 函数以电压双精度浮点数的形式写入生成任务中。

如果用户调用 AI_WriteBinary() 函数将二进制原码数据写入生成任务，可以有两种方法将用户电压值转换为二进制原码值：

方法一、根据生成量程挡位 nSampleRange 调用 AO_ScaleVoltToBin() 函数进行电压值到二进制原码的隐式转换，然后再将转换后的二进制原码数据通过调用 AO_WriteBinary() 写入生成任务中。

方法二、根据生成量程挡位 nSampleRange 调用 AO_GetRangeInfo() 函数获得换算系数后进行对每个电压数据换算为二进制原码进行显式转换。换算公式：

$$nBinArray[n] = (I16)((fAnlgArray[n] - RangeInfo.fOffsetVolt) / RangeInfo.fCodeWidth);$$

或：

$$nBinArray[n] = (I16)((fAnlgArray[n]) / RangeInfo.fCodeWidth - RangeInfo.fOffsetCode);$$



为了简化用户设计，建议使用 AO_WriteAnalog() 函数直接读取电压值，省去 AO 码值换算环节

5.5 AO 数据存储顺序

PCIe568X/XA/XB 提供通道循环写入数据并行模拟量输出的方式。

5.5.1 单通道

当生成通道总数量 (nSampChanCount) 等于 1 时，生成任务缓冲只包含单个通道数据，即为单通道生成。数据写入生成任务的数据序列如图 5-5-1。




图5-5-1 AO单通道存储顺序

5.5.2 多通道

当生成通道总数量大于 1 时，AO 生成任务缓冲会包含多个通道数据，则为多通道生成。数据写入生成任务的数据序列如图 5-5-2。




图5-5-2 AO多通道存储顺序

5.6 AO 内时钟与外时钟功能

5.6.1 时钟输入输出的连接




图 5-6-1 时钟输入输出的连接



当 AI 时钟与 AO 时钟同时输出时，默认为 AI 时钟输出。

5.6.2 内时钟功能及时钟输出

内时钟功能是根据用户指定的分频数将板载时钟振荡器经板载逻辑控制电路分频后产生的时钟信号去定时触发 AO 进行转换。由软件中的 AOParam.fSampleRate 参数设定。




图 5-6-2 内时钟时序图

5.6.3 外时钟功能及时钟输出

外时钟功能是指使用板外时钟信号来定时触发 AO 进行转换。

该时钟信号通过板外时钟输入管脚 PFIx 接入。板外时钟信号可以是另外一块板卡的时钟输出，也可以是其他设备如时钟频率发生器等。




图 5-6-3 外时钟时序图

5.7 AO 生成模式

该采集卡的 AO 生成模式有按需单点生成、有限点生成、连续生成。

5.7.1 按需单点生成

按需单点生成可简单、方便的实现各通道单个点的生成，如图 5-7-1 所示。

按需单点生成功能是指用户根据需求，随时可以让各个通道输出一个点的功能。该功能主要针对简单输出信号或输出信号实时性要求较高、数据量很少且生成时间不确定的应用中。采集实时性比较高，可方便的用于 PID，PLC 等实时的快速伺服闭环控制系统等场合。用户在每发出单点的写命令(AO_WriteAnalog()或 AO_WriteBinary())后，PC 机将输出的 AO 数据通过 PCIe 总线迅速的传给设备，设备快速的完成一次 DA 转换，从各通道输出一个电压值。




图5-7-1 按需单点采集

在按需单点生成模式下，AO 启动并被触发后，以 AO 最大生成频率作为转换时钟，PC 机每发送一次数据，各通道同步转换出相对电压值。



- ① 在按需单点生成下，AO 转换频率受控于 AO 最大生成频率，而 AO 的生成速率则受制于用户的单点写命令。
- ② 在按需单点生成下，时钟输出 CLKOUT 无效。

5.7.2 有限点生成

有限点生成功能是指 AO 在生成过程中，以设置的生成速率扫描各生成通道，生成过程中不停顿，每通道各生成预设点数后自动停止生成的方式。如图 5-7-2 所示。

有限点生成用在已知生成总点数或生成总时间的生成任务中，尤其是用在带有触发的生成任务中。例如：需要在触发信号开始之后输出 2 秒钟长度的数据，使用有限点生成方式可以很方便的实现此需求。使用时，需要指定每通道的生成长度，或将需要采集的时间根据生成速率转换为每通道的生成长度。




图5-7-2 内、外时钟有限点生成

在有限点生成模式下，AO 启动后等待触发事件，被触发后，PC 机将数据通过 PCIe 总线传输到设备，以预设的时钟（图 5-7-2）作为 AO 生成时钟，各通道同步输出，每通道各输出 N 个数据完成后，至此完成一次有限点采集。若再次启动 AO 生成任务，等待触发事件，重复上述动作直至停止采集。



① 在内时钟有限点生成模式下，AO 转换频率为设置的内时钟频率。

② 在外时钟有限点生成模式下，AO 转换频率为外时钟频率，其频率不能大于 AO 的最大生成频率。

5.7.3 连续生成

连续生成功能是指 AO 在生成过程中每相邻两个生成点的时间相等，采集过程中不停顿，连续不间断的输出，直到用户主动停止生成任务。如图 5-7-3 所示。




图5-7-3 内、外时钟连续生成

在连续生成模式下，AO 启动并开始触发后，以预设的内时钟或外时钟（图 5-7-3）作为 AO 生成时钟，各通道同步输出，生成完成后，继续同步输出，以此循环直到用户停止 AO 采集。



① 在内时钟连续生成模式下，AO 转换频率为设置的内时钟频率。

② 在外时钟连续生成模式下，AO 生成频率为外时钟输入频率，其频率不能大于 AO 的最大生成频率。

5.8 AO 触发功能

AO 包含三种不同的触发模式：开始触发、硬件延时触发、暂停触发。具体的触发模式请参考《触发》章节中《触发模式》的说明。

AO 采样支持数字触发，所以触发信号来自使用数字触发器。具体的触发类型请参考《触发》章节中《触发类型》的说明。

5.9 多卡同步的实现方法

详见 AI 采集 [《多卡同步的实现方法》](#) 章节。

6 CTR 计数器

本章主要介绍 PCIe568X/XA/XB 计数器的相关性质，主要包括边沿计数、频率测量、半周期测量、脉宽测量、两边沿间隔测量、编码器及脉冲输出功能，为用户在使用 PCIe568X/XA/XB 过程中提供相关参考。

PCIe568X/XA/XB 的采集模式有单点采样、有限点采样、连续采样，其中单点采样为单点测量，有限点采样、连续采样为缓冲测量。

单点采样：指定任务采集或生成一个采样。

有限点采样：指定任务采集或生成有限个采样，具体个数由用户配置的采样长度决定。

连续采样：指定任务在停止前始终采集或生成脉冲。

6.1 边沿计数

边沿计数是设备使用计数器得到上升沿和下降沿个数。

在边沿计数应用中，计数器使能后会对输入信号脉冲沿进行计数，用户可以配置计数的有效脉冲沿（上升沿或下降沿），同时也可以控制计数方式（加计数、减计数或外部控制）。计数器的数值可以通过软件读取或通过采样时钟获取。

6.1.1 计数方向控制

- 始终加计数；
- 始终减计数；
- 外部控制计数，当其输入端 AUX 为高时加计数，反之减计数。

6.1.2 边沿计数

单点边沿计数：计数器使能后对输入信号脉冲沿进行计数。

缓冲边沿计数：计数器使能后会对输入信号脉冲沿进行计数，但计数值需要在采样时钟的有效时钟沿时才被采样，因此需要指定采样时钟。

GATE 门控功能可通过暂停触发实现，硬件上将暂停触发路由到 GATE 上实现边沿计数是否暂停计数的功能，单点边沿计数可缓冲边沿计数均可使用暂停触发将 PFI 路由至 GATE 门控输入上。

可作为采样时钟的信号：PFI0~PFI7。

图 6-1-1 为边沿加计数上升沿有效示意图，其他方式不再陈述。




图 6-1-1 边沿加计数上升沿有效示意图



为保证所获得的计数值准确，用户需在计数器开始对输入信号计数之后，再通过采样时钟读取当前计数值。

6.1.3 计数重置

计数重置是指边缘计数在工作时，接收到计数重置信号的有效边沿后，计数器自动装载重置值的功能。

计数重置功能可以单独开启或关闭，用户可以配置计数重置的有效边沿（上升沿或下降沿），可以对重置接线端的信号进行滤波，以消除抖动带来的影响。

6.2 频率测量

用户可以通过计数器实现对特定信号频率的测量。



连续测量的第一个采样通常是无效的，因计数器在使能后开始计数，该使能信号通常位于输入信号当前周期的中部位置，所以存入缓存的第一个计数值不能完全反映输入信号的周期，因此用户在读取数据时应将第一个数据丢弃。

频率测量方法根据实际应用的不同主要包括下述几个：

6.2.1 测量低频信号

该测量方法是通过一个已知频率的时基信号对输入信号进行测量，适用于中低频信号。

单点测量时，计数器对输入信号的单个周期进行计数，计数停止后，计数值存储至硬件寄存器。

缓冲测量时，计数器对连续多个周期进行计数并存入缓存，在缓冲区溢出时将丢失部分计数值。

图 6-2-1 为低频信号频率测量上升沿有效示意图，其他有效边沿不再陈述。




图 6-2-1 低频信号频率测量上升沿有效示意图

信号频率 = 内部时基频率 / 计数值 M 。

6.2.2 测量高频信号

该测量方法将根据用户设置的测量时间，产生固定宽度的脉冲，计数器将被测信号作为时钟对固定宽度的脉冲进行计数，根据计数结果计算出被测信号的频率。本卡测量时间最小单位 1ms，最大 40s，适用于高频信号。

单点测量时，计数器对被测信号测量，产生1个测量结果后计数停止，计数值存储至硬件寄存器。

缓冲测量时，计数器对被测信号连续测量，将计数值存入缓存。

图 6-2-2 为高频信号频率测量上升沿有效示意图，其他有效边沿不再陈述。




图 6-2-2 高频信号频率测量上升沿有效示意图

信号频率 = 计数值 N / 测量时间 ， 测量时间 = 计数值 M / 内部时基频率 。

6.2.3 测量大范围信号

该测量方法根据用户设置的除数将输入信号的频率除以除数，生成一个计数器更易于测量的 Divided Down 信号，然后通过内部时基信号对该脉冲信号进行计数，根据计数结果计算出被测信号的频率。除数设置范围 ≥ 4 。

单点测量时，计数器对被测信号测量，产生1个测量结果后计数停止，计数值存储至硬件寄存器。
缓冲测量时，计数器对被测信号连续测量，将计数值存入缓存。

图 6-2-3 为大范围信号频率测量上升沿有效示意图，下降沿有效不再陈述。




图 6-2-3 大范围信号频率测量上升沿有效示意图

信号频率 = 内部时基频率 / 计数值 M * 除数 。

6.3 半周期测量

半周期测量是测量连续高低时间交替边沿之间的时间间隔。

单点测量时，计数器对输入信号的半周期进行计数，计数停止后，计数值存储至硬件寄存器。
缓冲测量时，计数器对连续多个周期进行计数并存入缓存。




图 6-3-1 半周期示意图

半周期值 = 计数值 M / 内部时基频率。



连续测量的第一个采样通常是无效的，因计数器在使能后开始计数，该使能信号通常位于输入信号当前周期的中部位置，所以存入缓存的第一个计数值不能完全反映输入信号的周期，因此用户在读取数据时应将第一个数据丢弃。

6.4 脉冲测量

在脉冲测量中，计数器测量启动任务后的 GATE 输入信号上脉冲的高/低时间。脉冲是根据它高/低的时间、高/低的滴答、频率/占空比来定义的，这与脉冲宽度的测量类似，不同之处在于它也测量了低脉冲时间（脉宽测量高有效时）。

将内部或外部周期性时钟信号（具有已知周期）连接到计数器的时钟输入端。计数器计算出在 GATE 信号的两个边沿之间的时钟输入端上出现的上升（或下降）的边沿数。

时钟信号的周期乘以计数器返回的边沿数，可计算出 GATE 输入的高和低的时间。

6.4.1 单脉冲测量

单脉冲（按需）测量相当于一个脉冲的高（H）和低（L）滴答上的两个单脉冲宽度测量，如图 6-4-1 所示。




图 6-4-1 单（按需）脉冲测量

6.4.2 隐式缓冲脉冲测量

隐式缓冲脉冲测量中，在 GATE 信号的每个边沿上，计数器将计数值存储在 FIFO 中。通过计算机总线将 FIFO 中存储的值再传输到主机内存中。

计数器被触发后开始计数。触发通常出现在 GATE 输入端的边沿之间，但直到所需的边沿到来时才开始计数。图 6-4-2 是隐式缓冲脉冲测量的示例。




图 6-4-2 隐式缓冲脉冲测量

6.4.3 采样时钟缓冲脉冲测量

采样时钟缓冲脉冲测量类似于单脉冲测量，但缓冲脉冲测量是采用与采样时钟相关的多个脉冲进行测量。

计数器在 GATE 上执行脉冲测量。在每个采样时钟的边沿，计数器在最后一个脉冲到来后将高和低的滴答值存储在 FIFO 中。通过计算机总线将 FIFO 中存储的值传输到主机内存中。




图 6-4-3 采样时钟缓冲脉冲测量

6.4.4 脉冲与半周期测量

采样在硬件中，脉冲测量和半周期测量是相同的。两者都测量脉冲的高低时间。两次测量之间的功能差异是数据的返回方式不同。在半周期测量中，每个高或低的时间被认为是一个数据点，并以秒或滴答为单位返回。在脉冲测量中，每对高和低的时间被认为是一个数据点，并以频率/占空比，高和低的时间，或高和低的滴答为单位作为配对值返回。在读取数据时，半周期测量中的 10 个点可得到 5 个高的时间和 5 个低的时间的数组。而在脉冲测量中读取 10 个点时，将获得 10 对高和低的时间的数组。

此外，脉冲测量支持采样时钟定时，而半周期测量则不支持。

6.5 脉宽测量

脉宽测量是对从上升沿到下降沿，或下降沿到上升沿的时间间隔进行测量。

单点测量时，计数器对输入信号的单个有效脉冲进行计数，计数停止后，计数值存储至硬件寄存器。

缓冲测量时，计数器对连续多个脉冲进行计数并存入 FIFO 缓存。

图 6-5-1 为脉宽测量上升沿有效示意图，下降沿有效不再陈述。




图 6-5-1 脉宽测量上升沿有效示意图

脉冲宽度值 = 计数值 M / 内部时基频率。



连续测量的第一个采样通常是无效的，因计数器在使能后开始计数，该使能信号通常位于输入信号当前周期的中部位置，所以存入缓存的第一个计数值不能完全反映输入信号的周期，因此用户在读取数据时应将第一个数据丢弃。

6.6 两边沿间隔测量

两边沿间隔测量是测量一个数字信号的上升沿或下降沿与另一个数字信号的上升沿或下降沿之间的时间。

单点测量时，计数器使能后，在第一个信号的有效边沿开始计数，第二个信号的有效边沿停止计数，并将计数值存储至硬件寄存器。

缓冲测量时，计数器对连续多个有效边沿间隔进行计数并存入缓存。

图 6-6-1 为两输入信号均上升沿有效示意图，其他有效边沿不再陈述。




图 6-6-1 两边沿均上升沿有效示意图

两边沿间隔 = 计数值 M / 内部时基频率。

6.7 编码器

编码器可将线性或旋转位移转换为数字或脉冲信号。用户通过计数器可以实现基于正交编码器或双脉冲、单脉冲编码器的位置测量。通过 X1、X2 和 X4 角度编码器，实现对角位置的测量；通过双脉冲、单脉冲编码器可实现对线性位置及角度位置的测量。



编码器的单点测量与缓冲测量同计数器其他方式相同，在此不再陈述。

6.7.1 利用正交编码器测量

➤ X1 编码

在 X1 编码模式下，当信号 B 在信号 A 之后时，增量发生在信号 A 的上升沿；当信号 B 在信号 A 之前时，减量发生在信号 A 的上升沿。如图 6-7-1 所示。




图 6-7-1 X1 编码

➤ X2 编码

在 X2 编码模式下，当信号 B 在信号 A 之后时，增量发生在信号 A 的上升沿和下降沿；当信号 B 在信号 A 之前时，减量发生在信号 A 的上升沿和下降沿。如图 6-7-2 所示。




图 6-7-2 X2 编码

➤ X4 编码

在 X4 编码模式下，当信号 B 在信号 A 之后时，增量发生在信号 A 和信号 B 的上升沿和下降沿；当信号 B 在信号 A 之前时，减量发生在信号 A 和信号 B 的上升沿和下降沿。如图 6-7-3 所示。




图 6-7-3 X4 编码

6.7.2 利用双脉冲编码器测量

在双脉冲编码模式下，增量发生在信号 A 的上升沿，减量发生在信号 B 的上升沿。如图 6-6-4 所示。




图 6-7-4 双脉冲编码

6.7.3 利用单脉冲编码器测量

在单脉冲编码模式下，当信号 B 为低电平时，增量发生在信号 A 的上升沿；当信号 B 为高电平时，减量发生在信号 A 的上升沿。如图 6-6-5 所示。




图 6-7-5 单脉冲编码

6.7.4 Z 索引

当通道 Z 为高电平，且信号 A 和信号 B 符合索引相位时，计数器将被重置为设定的索引值。如图 6-7-6 所示，启用 Z 索引功能，并且将 Z 值设置为 15，触发相位设置为 A 低 B 低。当通道 Z 为高电平并且通道 A 与通道 B 都为低电平时，计数值将重新加载，然后按照之前的方式继续计数。下图以 X2 编码器来举例。




图 6-7-6 Z 索引

6.8 脉冲输出

6.8.1 单脉冲生成

计数器可输出一个单脉冲。从计数器触发到脉冲开始的延时时间可以被设置。延迟时间是根据时基输入的多个有效边沿来测量的。

可以设置要输出的脉冲宽度，脉冲宽度也是根据时基输入的多个有效边沿来测量的。也可以设置脉冲的初始状态、初始延时。图 6-8-1 所示，单脉冲生成，此脉冲的初始状态为低电平，初始延时为 3，脉冲宽度为 4（使用时基的上升沿）。




图 6-8-1 单脉冲生成

6.8.2 具有启动触发的单脉冲生成

计数器可以响应硬件启动触发信号上的一个脉冲而输出单个脉冲。

将开始触发信号连接到计数器的门控输入端。可以设置从“开始触发”到“脉冲开始”的延时时间，还可以设置脉冲宽度。延时时间和脉冲宽度可以根据时基输入的多个有效边沿来测量。

触发脉冲信号启动一次后，计数器将忽略门控输入。图 6-8-2 为具有启动触发功能的单脉冲的产生，此脉冲延时为 3，脉冲宽度为 4（使用时基的上升沿）。




图 6-8-2 具有启动触发的单脉冲生成

6.8.3 有限脉冲序列生成

有限脉冲序列生成产生一系列设定频率和占空比的脉冲，用于预设脉冲数量。从计数器脉冲启动任务开始的初始延时时间的计数，之后进入脉冲正常输出的高、低嘀嗒计数。计数器根据实际输出值输出对应的高、低脉冲，并在输出设定的脉冲个数后自动停止任务。图 6-8-3 所示，有限脉冲序列生成：初始状态为低电平，2 个嘀嗒初始延时，3 个高嘀嗒，3 个低嘀嗒，4 个脉冲。




图 6-8-3 有限脉冲序列生成

6.8.4 可重触发的脉冲或脉冲序列生成

脉计数器可以输出单个脉冲或多个脉冲来响应硬件开始触发信号上的每个脉冲。产生的脉冲出现在计数器的计数器 n 内部输出信号上。

将开始触发信号连接到计数器的 GATE 输入端。设置从“开始触发”到每个脉冲开始的延时时间，也可以设置脉冲宽度。延时时间和脉冲宽度可以根据时基输入的多个有效边沿来测量。在应用 CO 时，初始延时可用于第一个触发脉冲输出，也可以用于每次触发的脉冲输出。用户可通过启用触发器上的初始延迟属性来配置。单脉冲的默认值为 True，而有限脉冲序列的默认值为 False。

当脉冲生成正在进行时，计数器的 GATE 输入将被忽略。在脉冲生成完成后，计数器等待另一个开始触发信号以便开始另一个脉冲的产生。对于重触发的脉冲生成，不允许暂停触发，因为暂停触发也使用 GATE 输入信号。如图 6-8-4 为应用 CO 产生的脉冲延时为 5 且脉冲宽度为 3（使用源的上升沿）的两个脉冲，使能重触发的初始延时设置的默认值为 True。图 6-8-5 为用 CO 产生的相同的脉冲序列。使能重触发的初始延时设置的默认值为 False。




图 6-8-4 重触发器上具有初始延时的重触发单脉冲的产生




图 6-8-5 重触发器上具有初始延时的重触发单脉冲产生设置值为 False



触发和第一个触发边沿之间的最小时间是时基的两个嘀嗒

6.8.5 连续脉冲序列生成

连续脉冲序列生成产生具有可编程频率和占空比的一系列脉冲。

可设置从计数器触发到脉冲序列开始的延时时间，即初始延时。延时时间是根据时基输入的多个有效边沿来测量的。可设置输出信号的高和低的脉冲宽度。脉冲宽度也是根据时基输入的多个有效边沿来测量的。也可以设置外时钟输入时的有效边沿（上升沿或下降沿）。

计数器被触发或者响应硬件启动触发后，计数器开始生成脉冲序列。硬件内部将“开始触发”信号路由到计数器的 GATE 输入端。也可以使用计数器的 GATE 输入作为暂停触发（GATE 不被用作开始触发时）。当暂停触发被触发时，计数器暂停脉冲的输出。图 6-8-6 为连续脉冲序列的生成（使用源的上升沿）。




图 6-8-6 连续脉冲序列生成

连续脉冲序列的生成有时被称为分频。如果输出信号的高和低脉冲宽度是 $M+N$ 个周期，则计数器 n 内部输出信号的频率等于时基频率除以 $(M + N)$ 。

6.9 数字滤波

数字滤波选项可消除输入数据的毛刺。比如，频率测量时，GATE 上信号的抖动会导致频率测量不准确，使用滤波功能可减小或消除抖动对测量的影响，提高测量的准确性。用户可通过配置“滤

波宽度设置”来控制滤波的时间间隔。滤波可阻止宽度小于指定滤波间隔相等的脉冲，通过宽度大于指定间隔的脉冲，如图 6-9-1。




图 6-9-1 数字滤波

6.10 输出事件

计数器在边沿计数和基于编码器进行位置测量时，可以配置计数器在计数溢出时（加计数时上溢或减计数时下溢），输出一个事件。

输出的事件有两种方式：脉冲方式或者反转方式。

6.10.1 脉冲方式

脉冲方式为计数器溢出时，根据用户设定的输出极性，输出一个计数周期的脉冲，脉冲宽度与计数器的输入信号有关。计数器继续计数，再次溢出时，再次输出一个计数周期的脉冲。

以加计数为例，设定输出极性为高电平，当计数器从初始值加计数，加到 $2^{32}-1$ 时，计数器输出一个高脉冲，当计数器继续加计数到 0 时，此输出脉冲无效。




图 6-10-1 脉冲方式输出

减计数工作方式同加计数类似，只是计数器减到 0 时，计数器输出一个有效脉冲。

6.10.2 反转方式

反转方式为根据用户设定的空闲状态，计数器溢出时，输出发生一次反转。计数器继续计数，再次溢出时，输出再次发生反转。

以加计数为例，设定空闲状态为低电平，当计数值从初始值加到 $2^{32}-1$ 的过程中，计数器输出一直为空闲状态的低电平，当计数器继续加计数为 0 时，输出反转为高电平。




图 6-10-2 反转方式输出

减计数工作方式同加计数类似，只是计数器减到 $2^{32}-1$ 时，计数器输出发生反转。

7 数字量输入输出

本章主要介绍 PCIe568X/XA/XB 数字量输入输出的相关性质，主要包括数字量输入输出功能框图、信号连接等，为用户在使用 PCIe568X/XA/XB 过程中提供相关参考。

7.1 DI/DO 数字量输入输出功能框图

PCIe568X/XA/XB 的数字量输入输出中，包含 8 路带缓冲功能的 I/O 及 24 路多功能复用的 I/O。其中 Port0 的每个端子可配置为输入或者输出，且带有缓冲器，用户可采集或者输出连续的数字信号。PFI 的每个端子不但都可以作为输入或输出，用户可任意配置，也可作为复用功能控制。




图7-1-1 DIO功能框图

输入输出电路保护：PCIe568X/XA/XB 的所有数字输入输出接口均具备电路保护功能，以避免设备在过压、静电释放的情况下遭到损坏。

7.2 DI 数字量输入的连接方式





图7-2-1 DI 数字量输入的连接



用户若将超出最大数字输入电压范围的信号连接至板卡会造成数据采集失真甚至设备损坏，由此造成的损坏本公司不承担任何责任。

7.3 DO 数字量输出的连接方式



为降低板卡功耗，建议 DO 使用 Sink 方式。

当用户需驱动高电压或大电流设备时（比如 24V 继电器），需要用户自行设计外围驱动电路，可使用三极管驱动方式，如图 7-3-3， $I_c \approx VCC/R_L$ （ R_L 为继电器内阻），用户使用时一定要注意 I_c 要小于三极管 VT 的最大集电极电流。




图 7-3-3 DO 数字量控制继电器电路

7.4 内时钟与外时钟

7.4.1 时钟输入输出的连接




图 7-4-1 时钟输入输出的连接



当 DI 时钟与 DO 时钟同时输出时，默认为 DI 时钟输出。

7.4.2 内时钟功能及时钟输出

内时钟功能是根据用户指定的分频数将板载时钟振荡器经板载逻辑控制电路分频后产生的时钟信号去定时触发 DIO 进行转换。




图 7-4-2 内时钟时序图

7.4.3 外时钟功能及时钟输出

外时钟功能是指使用板外时钟信号来定时触发 DIO 进行转换。

外时钟信号通过 PFI 任一管脚接入。板外时钟信号可以是另外一块板卡的时钟输出，也可以是其他设备如时钟频率发生器等。外时钟的转换时序如图 7-4-3。




图 7-4-3 外时钟时序图

7.5 DI 采集模式

该采集卡的 DI 采集模式有按需单点采样、有限点采样、连续采样。

7.5.1 按需单点采样

按需单点采样可简单、方便的实现各通道单个点的采样，如图 4-5-1 所示。

按需单点采样功能是指用户根据需求，随时可以获取各个通道一个采样点的功能。该功能主要针对简单采样或采样实时性要求较高、数据量很少且采样时间不确定的应用中。采集实时性比较高，可方便的用于 PID，PLC 等实时的快速伺服闭环控制系统等场合。用户在每发出单点的读命令 (DI_ReadDigitalLines) 后，设备快速的完成一次采集，各通道采集一个点，之后通过 PCIe 总线将采集的 DI 数据迅速的传给 PC 机。




图7-5-1 按需单点采集

在按需单点采样模式下，DI 启动并被触发后，以 DI 最大采样频率作为转换时钟，采集各个端口的状态，每通道各采集一次，数据采集完成后将其传输到 PC 机完成一次单点采样。

- ① 在按需单点采样下，DI 转换频率受控于 DI 最大采样频率，而 DI 的采样速率则受制于用户的单点读命令。
- ② 在按需单点采样下，时钟输出 CLKOUT 无效。

7.5.2 有限点采样

有限点采样功能是指 DI 在采样过程中，以设置的采样速率扫描 P0 端口，采集过程中不停顿，预设采样长度 (nSampsPerChan) 后自动停止采集的方式。

有限点采样用在已知采样总点数或采样总时间的采样任务中，尤其是用在带有触发的采样任务中。例如：需要在触发信号开始之后采集 2 秒钟长度的数据，使用有限点采样方式可以很方便的实现此需求。使用时，需要指定每通道的采样长度，或将需要采集的时间根据采样速率转换为每通道的采样长度，比如当每个通道需采集 N 个数据 (nSampsPerChan = N)，采样方式如图 7-5-2 所示。




图 7-5-2 有限点采样

在有限点采样模式下，DI 启动后等待触发事件，被触发后，以预设的时钟源（图 7-5-2）作为 DI 采样时钟，以端口的形式连续采集，每通道各采集 N 个数据完成后，数据通过 PCIe 总线传输到 PC 机，至此完成一次有限点采集。若再次启动 DI 采集，等待触发事件，重复上述动作直至停止采

集。



- ① 在内时钟有限点采样模式下，DI 转换频率为设置的内时钟频率（由参数 fSampleRate 指定）。
- ② 在外时钟有限点采样模式下，DI 转换频率为外时钟频率，其频率不能大于 DI 的最大采样频率。

7.5.3 连续采样

连续采样功能是指 DI 在采样过程中每相邻两个采样点的时间相等，采集过程中不停顿，连续不间断的采集数据，直到用户主动停止采集任务。采样方式如图 7-5-3 所示。




图 7-5-3 DI 连续采样

在连续采样模式下，DI 启动并开始触发后，以预设的内时钟或外时钟作为 DI 采样时钟（图 7-6-3），以端口的形式连续采集直到用户停止 DI 采集。



- ① 在内时钟连续采样模式下，DI 的采样速率由参数 fSampleRate 指定。
- ② 在外时钟连续采样模式下，DI 的采样速率为外时钟输入频率，其频率不能大于 DI 的最大采样频率。

7.6 DO 生成模式

该采集卡的 DO 生成模式有按需单点生成、有限点生成、连续生成。

7.6.1 按需单点生成

按需单点生成可简单、方便的实现各通道单个点的生成，如图 7-6-1 所示。

按需单点生成功能是指用户根据需求，随时可以让各个通道输出一个点的功能。该功能主要针对简单输出信号或输出信号实时性要求较高、数据量很少且生成时间不确定的应用中。采集实时性比较高，可方便的用于 PID，PLC 等实时的快速伺服闭环控制系统等场合。用户在每发出单点的写命令后，PC 机将输出的 DO 数据通过 PCIe 总线迅速的传给设备，设备快速的完成一次 DO 输出。




图7-6-1 按需单点生成

在按需单点生成模式下，DO 启动并被触发后，以 DO 最大生成频率作为转换时钟，PC 机每发送一次数据，各通道同步转换出相对状态。



- ① 在按需单点生成下，DO 转换频率受控于 DO 最大生成频率，而 DO 的生成速率则受制于用户的单点写命令。
- ② 在按需单点生成下，时钟输出 CLKOUT 无效。

7.6.2 有限点生成

有限点生成功能是指 DO 在生成过程中，以设置的生成速率扫描各生成端口，生成过程中不停顿，每通道各生成预设点数后自动停止生成的方式。如图 7-6-2 所示。

有限点生成用在已知生成总点数或生成总时间的生成任务中，尤其是用在带有触发的生成任务中。例如：需要在触发信号开始之后输出 2 秒钟长度的数据，使用有限点生成方式可以很方便的实现此需求。使用时，需要指定每通道的生成长度，或将需要采集的时间根据生成速率转换为每通道的生成长度。




图7-6-2 有限点生成

在有限点生成模式下，DO 启动后等待触发事件，被触发后，PC 机将数据通过 PCIe 总线传输到设备，以预设的时钟（图 7-6-2）作为 DO 生成时钟，各端口同步输出，每通道各输出 N 个数据完成后，至此完成一次有限点采集。若再次启动 DO 生成任务，等待触发事件，重复上述动作直至停止采集。



- ① 在内时钟有限点生成模式下，DO 转换频率为设置的内时钟频率。
- ② 在外时钟有限点生成模式下，DO 转换频率为外时钟频率，其频率不能大于 DO 的最大生成频率。

7.6.3 连续生成

连续生成功能是指 DO 在生成过程中每相邻两个生成点的时间相等，采集过程中不停顿，连续不间断的输出，直到用户主动停止生成任务。如图 7-6-3 所示。




图7-6-3 内、外时钟连续生成

在连续生成模式下，DO 启动并开始触发后，以预设的内时钟或外时钟（图 7-6-3）作为 DO 生成时钟，各端口同步输出，生成完成后，继续同步输出，以此循环直到用户停止 DO 采集。



- ① 在内时钟连续生成模式下，DO 转换频率为设置的内时钟频率。
- ② 在外时钟连续生成模式下，DO 生成频率为外时钟输入频率，其频率不能大于 DO 的最大生成频率。

7.7 触发功能

DIO 包含三种不同的触发模式：开始触发、硬件延时触发、暂停触发。具体的触发模式请参考《触发》章节中《触发模式》的说明。

DIO 采样支持数字触发，所以触发信号来自使用数字触发器。具体的触发类型请参考《触发》章节中《触发类型》的说明。

8 触发

触发是引起采样或者生成动作的信号，例如开始或停止数据采集。配置触发时，必须选择触发的模式以及触发的类型。大部分功能都支持内部软件触发以及外部数字触发。一些设备还支持模拟触发。不同的功能对应的触发模式及触发类型详见各功能触发章节的说明。本章重点介绍如何选择触发模式及触发类型。

8.1 触发源选择

8.1.1 触发源

触发源包含软件触发源、数字触发源和模拟触发源三部分。触发源选择如图 8-1-1 所示。

数字触发源可选择 PFI 中任一信号，使用过程中，被选中的数字触发源请勿悬空，否则该触发源会受到其他通道的干扰，导致误触发。

模拟触发源可选择 AI0~AI63 中任一通道，或 APFI 触发信号。选择 AI0~AI63 上的信号作为模拟触发信号时，触发源选择“AI 首通道”，并将该通道设置为通道列表中的第一项，触发电平输入范围依赖于该通道设置的采集量程及地参考。使用过程中，被选中的模拟触发源请勿悬空，否则该触发源会受到其他通道的干扰，导致误触发。




图 8-1-1 触发源选择

理想中的模拟触发信号和数字触发信号是没有抖动的。但实际中的模拟触发信号和数字触发信号会有很大的抖动，使用触发灵敏度（AIParam. nTriggerSens）可以很好的抑制抖动。如下图8-1-2所示：




图 8-1-2 触发灵敏度

8.2 触发模式

PCIe568X/XA/XB依据用户不同的需求,包含了开始触发、暂停触发、硬件延时触发三种触发功能。

8.2.1 开始触发

开始触发是根据触发源信号的变化特征来触发任务,即利用触发源信号的边沿信号作为触发条件。

开始触发的类型包含:无触发(软件自动触发)、模拟边沿、数字边沿。如图8-2-1所示。




图 8-2-1 开始触发分类

以 AI 采集的模拟边沿触发-下降沿触发为例来说明,具体过程如图 8-2-2 所示。其他不再陈述。




图8-2-2 模拟触发--下降沿触发

当触发方向选择下降沿触发连续采集时,开始采集任务,AI并不立刻采集数据,当APFI触发源信号从高电平变为低电平时,即触发源信号出现下降沿时,AI立刻开始采集数据,直到此次采集任务结束或者用户点击“停止采集任务”按钮时停止。

8.2.2 硬件延时触发

当延迟点数为0时,PCIe568X/XA/XB进行开始触发任务,当延迟点数大于0时,PCIe568X/XA/XB进行硬件延时触发任务,延时时间由延迟点数和采样周期的乘积决定。触发方式如图8-2-3所示。




图 8-2-3 AI 硬件延时触发

当延迟点数大于 0 时,PCIe568X/XA/XB 进行硬件延时触发任务,使用硬件延时触发可采集或

生成触发事件发生后延时 $nDelaySamps$ 个数据之后的 $nSampsPerChan$ 个数据。




图 8-2-4 硬件延时触发

8.2.3 暂停触发

暂停触发是在连续任务下，根据触发源信号的电平特征来停止任务，即利用触发源信号的电平信号作为触发条件。

暂停触发的类型可分为：无触发（软件触发）、模拟电平、数字电平。如图 8-2-5。




图 8-2-5 暂停触发分类

以 AI 连续采集中数字电平-高电平触发为例来说明，具体过程如图 8-2-6 所示。低电平触发不再陈述。




图 8-2-6 暂停触发—高电平暂停

当触发方向选择高电平暂停时，点击“开始采集”按钮，AD 并不立刻采集数据，当 PFIx 触发源信号为低电平时，AD 立刻采集数据；当触发源信号为高电平时，AD 停止采集，以此重复。即只在触发源信号为低电平时采集数据。

8.2.4 重触发

重触发功能仅在选择有限点采集方式时可以使用。若使能重触发功能，开始采集任务后，每发生一次有效的触发信号就启动一次有限点采集，并可重复响应触发信号并再次启动有限点采集，直至用户点击“停止采集任务”按钮时停止。




图 8-2-7 重触发

图 8-2-7 所示为延迟点数大于 0 的有限点采集任务，开始采集任务后，第一次有效的触发信号启动数据采集，预设点数采集完成后，板卡立即启动 DMA 传输将数据上传。数据传输完成后再次监测触发信号，第二次有效的触发信号再次启动数据采集，以此重复。

9 产品保修

9.1 保修

产品自出厂之日起，两年内用户凡遵守运输、贮存和使用规则，而质量低于产品标准者公司免费修理。

9.2 技术支持与服务

如果用户认为产品出现故障，请遵循以下步骤：

1)、描述问题现象。

2)、收集所遇问题的信息。

如：硬件版本号、软件安装包版本号、用户手册版本号、物理连接、软件界面设置、操作系统、电脑屏幕上不正常信息、其他信息等。

硬件版本号：板卡上的版本号，如 D3056400-02。

软件安装包版本号：安装软件时出现的版本号或在“开始”菜单 → 所有程序 → 阿尔泰测控演示系统 → ACTS2200 中查询。

用户手册版本号：在用户手册中关于本手册中查找，如 V6.00.06

3)、打电话给供货商，描述故障问题。

4)、如果用户的产品被诊断为发生故障，本公司会尽快解决。

9.3 返修注意事项

在公司售出的产品包装中，用户将会找到该产品和这本说明书，同时还有产品质保卡。产品质保卡请用户务必妥善保存，当该产品出现问题需要维修时，请用户将产品质保卡、用户问题描述单同产品一起寄回本公司。

附录 A: 各种标识、概念的命名约定

AI0、AI1.....AI_n 表示模拟量输入通道引脚(Analog Input), n 为模拟量输入通道编号(Number).

AO0、AO1.....AO_n 表示模拟量输出通道引脚(Analog Output), n 为模拟量输出通道编号(Number).

CTR0、CTR1.....CTR_n 表示计数器通道引脚(Analog Output), n 为计数器输入通道编号(Number).

DI0、DI1.....DI_n 表示数字量 I/O 输入引脚(Digital Input), n 为数字量输入通道编号(Number).

DO0、DO1.....DO_n 表示数字量 I/O 输出引脚(Digital Output), n 为数字量输出通道编号(Number).


ATR 模拟量触发源信号(Analog Trigger).

DTR 数字量触发源信号(Digital Trigger).

AIParam 指的是 AI 初始化函数中的 AIParam 参数, 它的实际类型为结构体 PCIe568X/XA/XB_AI_PARAM.

CN1、CN2.....CN_n 表示设备外部引线连接器(Connector), 如 37 芯 D 型头等, n 为连接器序号(Number).

JP1、JP2.....JP_n 表示跨接套或跳线器(Jumper), n 为跳线器序号(Number).



阿尔泰科技

服务热线：400-860-3335

网址：www.art-control.com